
Electrónica
Hackaday usa el analizador lógico de GOWIN para depurar la Tang Nano 20K
La tercera entrega de The FPGA Chronicles configura el analizador GAO y recorre un diseño en Verilog con relojes, antirrebote y una UART.
Hackaday
4 notas publicadas

El sucesor del SLogic16U3 llega a 1.400 MS/s con cuatro canales y se financia en Kickstarter desde 129 dólares.

Matthew Alt captura las lecturas del procesador a una memoria W25Q durante el arranque y las decodifica con Scapy hasta armar la imagen completa.

La placa suma un segundo microcontrolador de 216 MHz dedicado a vigilar al RP2040, con 16 canales de captura cableados de fábrica a sus pines de entrada y salida.
Otros temas que aparecen junto a #analizador logico en nuestra cobertura editorial.