
Cadence presenta Maestro, modelos de IA afinados para diseñar chips
Los primeros modelos llegan a clientes de acceso anticipado en el cuarto trimestre de 2026 y, a diferencia de GPT-Synopsys, se pueden entrenar con datos del propio cliente.
9 notas publicadas

El modelo operará las herramientas de diseño electrónico de Synopsys como un ingeniero experto, sin fecha de lanzamiento ni precio anunciados.

Amazon licenciará propiedad intelectual de Synopsys para sus Trainium y Graviton, y Synopsys moverá su desarrollo a AWS y Amazon Bedrock.

El modelo razonará sobre diseño y verificación de chips y operará directamente las herramientas EDA de Synopsys. Ya hay pruebas con clientes del sector.

Google, Nvidia, OpenAI y Architect Labs usan IA para diseñar silicio, pero con grados de autonomía muy distintos, y la arquitectura sigue en manos humanas.

La Universidad de Beihang fabricó una máquina de Ising sobre memoria MRAM controlada por voltaje y la probó en dos tareas del diseño de chips.

La versión 2026.08 de su plataforma Spec-to-Netlist reúne simulación, síntesis lógica, verificación formal y síntesis física, con soporte comercial y agentes de IA en cada etapa.

La empresa usó sus propios modelos de lenguaje para acelerar el diseño, con un equipo que promedió menos de 100 personas y con Broadcom a cargo del diseño físico desde las compuertas en adelante.

El modelo de NVIDIA alcanza 97,1% de tasa de aprobacion en el benchmark CVDP usando hasta 71% menos tokens que sus rivales de codigo abierto en diseno de chips.
Otros temas que aparecen junto a #diseno de chips en nuestra cobertura editorial.